BPL 命令 (Branch if Result is Positive)
ネガティブフラグがクリアされている場合に、指定された場所へアセンブリの実行位置を変更します。
BPLオーバーロード
| オペコード | 構文 | アドレッシングモード | バイト数 | 命令サイクル | 注 |
|---|---|---|---|---|---|
| 10 | BPL near | PC Rel. | 2 | 2 | 1, 2 |
注
- 実際に分岐が発生した場合、1サイクル追加
- エミュレーションモードで、分岐先がページ境界をまたぐ場合は1サイクル追加
フラグ変化
--------
この命令はステータスフラグを変更しない。
解説
BPL命令はネガティブフラグがクリアされている場合に、現在のプログラムカウンタを基準に、オペランドに指定された符号付き8ビットオフセットの示すアドレスへプログラムの実行位置を変えます。
通常は、CMP命令などの比較演算を伴って実行されますが、用途によってはそのほかの命令を伴って使用されることがあります。
使用例
フラグがセットされるまで待つ
.wait
BIT $4212 ; HVBJOY のビット7(Vブランク中)をネガティブフラグに読む
BPL .wait ; Vブランクになるまで待つ
BIT命令はAの値を変えずにメモリのビット7・6をフラグに読み込むので、この用途によく使われます。Aは8ビットにしておいてください。